Skip to main content
EasyFPGA
  • About
  • Categories
  • Contact
  • Newsletter
  • Privacy Policy
  • Sample Page
  • Subscribe

[일:] 2025년 08월 21일

All FPGA Design FPGA Design Tips What is FPGA UART
Posted on: 8월 22nd, 2025

고속통신에서 Scrambling(스크램블링) 의 역할

디지털 통신에서 데이터는 ‘0’과 ‘1’의 이진 비트열로 표현됩니다. 하지만 실제 […]

yj
Posted on: 8월 22nd, 2025

Line Coding (8B/10B)

디지털 데이터는 본질적으로 이진 비트(0과 1)의 집합이지만, 이를 실제 물리적 […]

yj
Posted on: 8월 22nd, 2025

병렬에서 고속 SERDES까지, 그리고 Gigabit Transceiver

병렬 버스의 한계 전통적인 병렬 데이터 버스는 낮은 속도에서는 효율적이었지만, […]

  • 병렬 버스의 한계
  • LVDS
  • SERDES (Serializer/Deserializer) 아키텍처 개요
  • AMD 고속 트랜시버: 하드웨어 엔진
yj
Posted on: 8월 22nd, 2025

High Speed Interface (10G, 100G) Guide

AMD FPGA 고속 인터페이스 설계 가이드 AMD FPGA 고속 인터페이스 […]

  • 고속 직렬 상호연결의 세계
  • AMD 고속 트랜시버: 하드웨어 엔진
  • 100G를 향한 도약: NRZ 대 PAM4
  • 설계 및 디버깅 워크플로우
  • 물리 계층 설계: PCB 모범 사례
yj
EasyFPGA
  • About
  • Contact
  • Subscribe
  • Privacy Policy

All rights reserved

Searching in

Enter search term to find items
to navigate, to select, and to close